Skip to content

This project is to design a processor and memory in the digital system design course at university.

Notifications You must be signed in to change notification settings

fabiano77/MU0_project

Repository files navigation

MU0_project

The project of digital systems design courses in college.

Designing the MU0 processor to verify the instruction set and perform tasks.

Tool

  • ModelSim (wave simulation)
  • Quartus II (synthesis)

synthesis result

MU0 processor

synthesis


simulation wave

1) verification code

모든 명령어셋이 정상적으로 동작하는지 검증하기 위한 code verification코드 verification파형1 verification파형2

2) task code

Task는 수열 S, S+1, ... N까지의 합을 구하는 것입니다.
수식으로는 ∑ n = S+(S+1)+(S+2)+ … +(N-1)+N 으로 S부터 N까지 모두 더한 것을 구하는 것입니다.
테스트 벤치에서는 S가 15이고 N이 21이므로 15+16+17+18+19+20+21 을 차례대로 ACC에 더하고 끝내는 동작을 해야합니다.

task코드 task파형1 task파형2 파형을 보면 예상했던 동작을 잘 수행하므로 올바르게 설계되었다는 것을 확인할 수 있습니다.

About

This project is to design a processor and memory in the digital system design course at university.

Topics

Resources

Stars

Watchers

Forks

Releases

No releases published

Packages

No packages published