Skip to content

Latest commit

 

History

History
18 lines (11 loc) · 630 Bytes

README.md

File metadata and controls

18 lines (11 loc) · 630 Bytes

fpga-demo1

做一个PS和PL交互的实验

实验板:ZedBoard Rev D

实验内容:ug1165 Chapter 3: Using the GP Port in Zynq Devices

本实验原本是给Xilinx ZC702开发板设计的,手边只有ZedBoard,于是稍微修改了实验代码,大致能跑到预计结果即可

软件版本:Vitis 2020.2 Vivado 2020.2

备注:故意把运行之后的文件也上传上来,方便对照

文件夹介绍:

  • vitis:vitis相关代码
  • vivado:vivado相关代码
  • reference:参考的相关文档