NSCSCC2020

NSCSCC2020

决赛-线上比赛

IC创新学院

1. 大赛团体赛和个人是题目公布

2. 大赛现场画面

3. 中科院教授包云岗讲座--面向下一代计算的开源芯片与敏捷设计实践

4. Xilinx专家罗霖讲座--统一软件平台Vitis及Vitis AI介绍

颁奖典礼

IC创新学院

1. 领导致辞

2. 龙芯公司报告

3. 个人赛颁奖

4. 团队赛颁奖

5. 系统能力专家组领导总结发言

团队赛

开源代码

参赛队伍	开源链接	编程语言	简介
UltraMIPS		Verilog	拥有详细开发文档和友好型代码的来源作品:基于双发射处理器的UltraMIPS系统设计
咸鱼们的搬砖体力战		SystemVerilog	基于MIPS指令集的乱序四发射的超标量处理器
正经做CPU1队		Verilog	尽可能的挖掘五级流水的潜力
这道题我真的做不队		SystemVerilog、Chisel3	顺序双发五级流水带cache
Untitled	https://code.aliyun.com/SOL/UntitledUnit_FinalSrc.git	SystemVerilog	MIPS-10段流水线
FDU1.2		SystemVerilog	性能不俗的五级单发流水线
FDU1.1		SystemVerilog	一个朴素的顺序双发射MIPS处理器，八级流水；两级流水的Cache
西北工业大学2队	https://pan.baidu.com/s/1FrhZBR-2ViAkt_wyKxO7zg 提取码:1234	Bluespec SystemVerilog	经典五级流水线
华东师范大学一队		Chisel	Chisel3生成的MIPS32 CPU
我是谁这是哪里队		SystemVerilog	经典单发射五级流水线CPU

展示视频及答辩PPT

2020龙芯杯团队赛决赛作品及答辩PPT：IC创新学院

个人赛

开源代码

参赛选手	开源链接	编程语言	简介
葛启丰	https://gitee.com/kevenge/GeMIPS	Verilog	2020计算机系统能力大赛个人赛参赛代码，五级流水线，能够通过功能测试和性能测试。
高子博		Verilog、C++	五级流水; 分支预测; Cache; StoreBuffer; 周期精确体系结构模拟器
倪仁涛		Verilog	伪·顺序双发射七级流水
陆俊峰	(整理中······)	Verilog	五级流水，65mhz，sti魔改成了位计数指令