Projet de 1ère année de master semestre 1 de l'UE Modelisation objet pour la conception de circuit. Le but étant de concevoir en C++ / Qt un logiciel de visualisateur de netlist prenant en source des descriptions en xml de circuit numérique et de les afficher.
cd NetlistViewer/build
cmake ../src
make install
./NetlistViewerSchéma transistors porte logique OR à deux entrées :
Schéma d'un halfadder (1 bit)
Schéma d'un fulladder (1 bit)
